IBM Hot Chips 2026: Telum-II Dual-Architecture Runs z/OS, LinuxONE & ARM Natively

IBM hat auf der Hot Chips Conference 2026 einen ersten Ausblick auf die nächste Generation seiner Telum-II-Prozessoren gegeben – und setzt dabei auf ein ungewöhnlich direktes Versprechen: Dual-Architecture-Unterstützung für gleichzeitiges Ausführen von z/OS und LinuxONE für IBM Z sowie ARM-nativen Linux-Umgebungen, ohne Emulation oder zusätzliche ARM-Hardware. Für Unternehmen, die IBM Z als stabilen Kern ihrer Infrastruktur nutzen, ist das vor allem eine Frage der Planungssicherheit: Wer heute auf Mainframe-Software und Betriebskontinuität setzt, will neue Workloads integrieren, ohne den Betrieb neu zu erfinden.

Dual-Architecture: Was IBM konkret für die nächste Telum-Generation plant

Der zentrale Ansatz wird „Dual-Architecture“ genannt. Die CPUs sollen darauf ausgelegt sein, sowohl den Betrieb mit IBMs eigener z/OS-Umgebung als auch mit LinuxONE für IBM Z zu ermöglichen – zusätzlich zu Linux-Varianten, die für ARM-nativen Code entwickelt wurden. Laut IBM wird die Umschaltung auf die jeweils passende Befehlskette auf der untersten Hardwareebene realisiert: Es soll ohne zwischengeschaltete Emulationen, ohne Wrapper und ohne dedizierte Zusatz-ARM-Einheiten passieren.

Stattdessen übernehmen Kerneigenschaften wie Register-Handling, Sprungvorhersage und Scheduler die Aufgabe, sowohl AArch64- als auch „klassische“ Z-Instruktionen zu verarbeiten. IBM beschreibt dabei einen Wechsel „in Nanosekunden“ – also innerhalb weniger Taktzyklen. Das Ziel ist, die Vorteile des bestehenden IBM-Z-Ökosystems (insbesondere aus den Bereichen Sicherheit und Zuverlässigkeit) beizubehalten und zugleich volle Kompatibilität zu ARM-Entwicklungen zu ermöglichen.

• Gleichzeitige Unterstützung für z/OS und LinuxONE für IBM Z sowie ARM-natives Linux
• Keine Emulation, keine Wrapper, keine separaten ARM-SoCs
• Switching zwischen Befehlssätzen über Kernel-Mechanismen (Register/Scheduler/Sprungvorhersage)
• Umschaltzeit im Bereich weniger Taktzyklen („Nanosekunden“)
• Betrieb weiterhin wahlweise mit z/OS oder Linux-Varianten

Warum das für z/OS-Nutzer und potenzielle ARM-Workloads wichtig ist

Auf Betriebssystemebene bleibt IBM dabei handlungsfähig: Linux-Varianten sollen ebenso laufen können wie z/OS. Gleichzeitig adressiert IBM mit der ARM-nahtlosen Kompatibilität ein praktisches Problem der Vergangenheit: z/OS leidet seit Langem unter vergleichsweise knappem Software-Support, weil es in der Marktnische des Mainframes nur begrenzt breite Entwicklerressourcen gibt. Wenn ARM-native Linux-Entwicklungen auf derselben Hardwarebasis verwertbar werden, dürfte das sowohl die Integration bestehender Kundenentwicklungen erleichtern als auch neue Interessenten anziehen, die bislang eher „z-ferner“ waren.

Für viele Mainframe-Betriebe ist der entscheidende Punkt weniger der reine Portieraufwand als die Verlässlichkeit im laufenden Betrieb. Der Ansatz zielt daher nicht nur auf Kompatibilität, sondern auf eine Art „Betriebskontinuität plus Erweiterbarkeit“: Neue Workloads lassen sich einbinden, ohne dass die Architekturfrage zum Projekt im Projekt wird.

Leistungsdaten: mehr Kerne, höherer Takt, AI/Crypto-Spezialeinheit und ein neues Cache-Modell

IBM positioniert die nächste CPU-Generation als Fortschritt gegenüber den aktuellen Telum-II-Modellen. Die neuen, noch namenlosen Prozessoren sollen künftig elf Kerne statt der bisherigen Octocore-Konfiguration bieten. Zudem steigt der Takt von 5,5 GHz auf „über 5,7 GHz“.

Ein zwölfter Platz auf dem CPU-Silizium ist für eine spezialisierte Beschleunigungseinheit vorgesehen, die laut IBM Aufgaben aus Bereichen wie KI und Verschlüsselung sowie „Ähnliches“ übernimmt. Damit setzt IBM auf eine klare Trennung zwischen universellen Recheneinheiten und gezielten Beschleunigern.

Beim Cache nennt IBM besonders große Werte pro Kern: Jede Recheneinheit bekommt 36 MiB L2-Cache. Im Vergleich dazu nennt IBM als Referenz Zen 5 von AMD mit 1 MiB plus 32 MiB L3, wobei sich diese L3-Kapazität jeweils auf acht Kerne eines CCD verteilt. In IBMs aktuellem Ansatz gibt es allerdings keinen „physikalischen“ Third-Level-Cache. Stattdessen werden die L2-Slices nicht exklusiv verwaltet: Jeder Kern soll die L2-Caches der Nachbarkerne als „virtuelles L3“ sehen.

Auf Systemebene ergibt sich daraus eine theoretische Obergrenze: Insgesamt nennt IBM 432 MiB virtuellen L3-Cache pro CPU sowie zusätzliche Cache-Pools über bis zu sieben weitere Prozessoren pro System als „virtuelles L4“. In der Theorie könnte so ein einzelner Kern auf bis zu 3.456 MiB Cache zugreifen. Praktisch profitieren Z-Kerne vor allem vom schnellen Zugriff auf Daten, die in einem anderen Teil des Systems in jüngster Zeit genutzt wurden.

Ein Architektursignal für den Mainframe- und Servermarkt

Mainframes gelten als die älteste Form kommerzieller Großrechner und sind heute neben Servern und Supercomputern eine eigene Schiene. IBMs aktuelle „z17“ wird dabei als Teil einer lückenlosen Kompatibilitätslinie beschrieben, die bis zu den System/360-Großrechnern aus den 1960er-Jahren zurückreicht. Aus Sicht vieler Beobachter wirkt die Plattform angesichts ihrer Geschichte zwar „alt“, die Entwicklung wird aber weiterhin fortgesetzt.

Für den Mainframe ist außerdem der Zuverlässigkeitsanspruch ein Kernargument. IBM bewirbt für diese Klasse eine Verfügbarkeit von 99,99999 Prozent – weniger als eine Sekunde Ausfall pro Jahr. Erreicht werden soll das unter anderem durch Redundanzen und Hot-Swap-Möglichkeiten, sogar bei Teilen von RAM und CPU im laufenden Betrieb. Entsprechend werden Z-Systeme vor allem in Banken für Transaktionssysteme eingesetzt, wo ein Ausfall der Zentrale nicht nur Produktivität kostet, sondern durch Doppelbuchungen zu anhaltenden Störungen führen kann. Mainframes sind dabei weniger auf maximale Rechenleistung als auf Datendurchsatz und Datensicherheit optimiert; integrierte KI-Funktionen werden laut IBM-Beschreibung genutzt, um Angriffsmuster in Echtzeit zu erkennen.

Im größeren Marktbild könnte IBMs Ansatz dennoch weit über den Mainframe hinausreichen. Der Dual-Architecture-Plan schafft für ARM-Anbieter einen zweiten möglichen Zugang in eine Welt, die bisher stark durch AMD und Intel geprägt ist. Gleichzeitig beschreibt der Text das Konzept als Blaupause für „Consumer-Dual-Architecture-CPUs“: Eine Brücke von ARM aus Smartphones und Handhelds in Richtung Desktop-Geschäft. Damit wird die Architekturentscheidung nicht nur für IBM Z relevant, sondern auch als potenzieller Impuls für den Wettbewerb im x86-Serverumfeld.